|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
请教:用vhdl如何编写8位乘法器??急,3q |
| 作者：czarjd 栏目：EDA技术 |
rt |
| 2楼： | >>参与讨论 |
| 作者： chinawei97 于 2005/1/6 15:11:00 发布：
看看！ veliong MODULE mult_8(x,y,PRODUCT) input[7:0]x,y; OUTPUT[15:0]PRODUCT; assign PRODUCT=x*y; endMODULE 你修改一下就可以为vhdl！ |
|
| 3楼： | >>参与讨论 |
| 作者： czarjd 于 2005/1/6 15:36:00 发布：
就是不会改:( 以前没有怎么接触过,vhdl要求具体的实现,这样的描述不符合要求,好像 麻烦大哥了~~` |
|
| 4楼： | >>参与讨论 |
| 作者： jadengil 于 2005/1/8 16:22:00 发布：
re library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; --********************************************* entity mult_8 is PORT( x: in std_logic_vector(7 downto 0); y: in std_logic_vector(7 downto 0); mult: out std_logic_vector(15 downto 0) ); end mult_8; architecture a of mult_8 is begin PROCESS(x,y) begin mult<=x*y; end PROCESS ; end a; |
|
| 5楼： | >>参与讨论 |
| 作者： skycanny 于 2005/1/10 10:55:00 发布：
re 学习中…… |
|
| 6楼： | >>参与讨论 |
| 作者： czarjd 于 2005/1/10 15:52:00 发布：
3q~~~ 多谢指教 |
|
|
|
Copyright © 1998-2006 www.j71x6.cn 浙ICP证030469号 |